DDR信號抖動測試,信號質量測試,高速實驗室


　　目前內存的讀寫基本都是連續(xù)的，因為與CPU交換的數(shù)據(jù)量以一個Cache Line（即CPU內Cache的存儲單位）的容量為準，一般為64字節(jié)。而現(xiàn)有的Rank位寬為8字節(jié)（64bit），那么就要一次連續(xù)傳輸8次，這就涉及到我們也經常能遇到的突發(fā)傳輸?shù)母拍睢Ｍ话l(fā)（Burst）是指在同一行中相鄰的存儲單元連續(xù)進行數(shù)據(jù)傳輸?shù)姆绞剑B續(xù)傳輸?shù)闹芷跀?shù)就是突發(fā)長度（Burst Lengths，簡稱BL）。
　　在進行突發(fā)傳輸時，只要起始列地址與突發(fā)長度，內存就會依次地自動對后面相應數(shù)量的存儲單元進行讀/寫操作而不再需要控制器連續(xù)地提供列地址。這樣，除了組數(shù)據(jù)的傳輸需要若干個周期（主要是之前的延遲，一般的是tRCD+CL）外，其后每個數(shù)據(jù)只需一個周期的即可獲得。下圖是CAS=2，BL=4時的時序圖

突發(fā)連續(xù)讀取模式：只要起始列地址與突發(fā)長度，后續(xù)的尋址與數(shù)據(jù)的讀取自動進行，而只要控制好兩段突發(fā)讀取命令的間隔周期（與BL相同）即可做到連續(xù)的突發(fā)傳輸。


------------------------------------